【大阪／ミドルシニア活躍中】LSI論理設計リーダー／メンバー育成・設計全体に携われる／福利厚生充実

【リーダー経験を活かしLSIデジタル設計をリード／幅広い分野・開発工程に挑戦／エンジニアと共に成長できる環境】

■業務概要

当社では、LSIのデジタルフロントエンド設計エンジニア(リーダー)として、不揮発性メモリを中心とした各種メモリ製品の論理設計業務、および

メンバーの育成・進捗管理などのマネジメント業務をお任せします。技術力とマネジメントの両面を発揮し、開発全体を牽引いただくポジションです

。

■業務詳細

・RTL(Verilog-HDL等)を用いた論理設計

・SRAM／DRAM／MRAM／ReRAM／フラッシュメモリ等の周辺回路設計・実装

・BIST(Built-In Self Test)設計およびテスト機能開発

・不揮発性メモリの評価・テスト対応

・日本語仕様書・技術ドキュメントの読解と設計反映

・メンバーの育成、技術指導、進捗管理

・顧客や開発チームとの仕様調整・折衝業務

■扱うサービス

半導体・電子部品分野の製品開発支援を主軸に、機械・電気電子・制御・ITまで幅広く対応しています。

■組織構成

エンジニアを中心に、営業やバックオフィスが一体となり、プロジェクトごとに最適なチームで業務を推進しています。

■業務の魅力

要件定義から設計・評価・マネジメントまで幅広く携われるため、技術力とリーダーシップの双方が成長します。プロジェクト選定は個々の志向やス

キルを重視し、長期にわたり安定した環境でキャリアアップが目指せます。

■教育体制

OJTによる実務指導に加え、プロジェクトごとのフィードバックやキャリア相談も充実。技術・管理両面での成長支援を受けられます。

■就業環境

完全週休2日制・年間休日123日、残業月平均20時間以内。福利厚生も充実し、長期的に安心して働けます。

■想定されるキャリアパス

設計リーダーからマネージャー、技術スペシャリスト、PMなど多様なキャリアアップが可能です。

■企業の特徴/魅力

国内外大手メーカーと多数取引し、プロジェクト選定や働き方にも柔軟に対応。技術者一人ひとりが長く成長できる環境を整えています。

・RTL(Verilog-HDL等)を用いた論理設計の実務経験

・リーダーやマネジメント経験(経験年数・規模感は問わない)

・日本語の仕様書・技術ドキュメントを理解し設計に落とし込める能力

・SRAM、DRAM、Flash等の論理設計経験

・BIST設計やメモリテスト知識

・FPGA/ASIC設計フロー理解

・日常会話レベルの英語力

高等学校卒業以上

想定年収:600万円〜860万円

月給:420,000円〜620,000円

月額(基本給):420,000円〜620,000円

月給制。賞与年2回、給与改定年1回。

年収は経験・能力・現年収を考慮し、当社規定により決定します。賞与は年2回支給。残業代は別途支給。固定残業なし。

■モデル年収:

・年収900万円／42歳・リーダー職経験20年

・年収720万円／35歳・設計職経験7年

就業時間:9:00〜18:00(所定労働時間:8時間0分)

休憩:60分

時間外労働:有

月平均残業時間:20〜30時間程度

完全週休2日制(土日祝)

年間有給休暇:10日〜20日(下限日数は、入社半年経過後の日数となります)

完全週休2日制(土日祝)、年末年始・GW・慶弔・産休育休・介護休暇あり

通勤手当:有 月4万円まで支給

健康保険:有

厚生年金:有

雇用保険:有

労災保険:有

健康保険(産業機械健康保険組合)

寮社宅:有 借上げ社宅(条件有)

退職金制度:有 勤続3年以上

定年:60歳

教育制度/資格補助:OJT、若手メンバーの育成・教育、プログラミングスクール運営

書類選考→適性検査・1次面接→最終面接→内定

面接回数: 2回

筆記試験: あり