【新子安】【Verilog】プロジェクターのFPGA回路設計※最先端・上流案件多数

★元メーカー系のルーツを持ち社内蓄積ノウハウも◎請負比率4割超／幅広いキャリアパスが描ける環境★

★20代〜60代まで幅広い世代が活躍中／外国籍人材も200名以上活躍中!ダイバーシティ推進◎★

■職務概要

<大手音響機器メーカーでのご就業です>

プロジェクターのFPGA設計をお任せします。

【製品】

プロジェクター

【言語】

Verilog

【工程】

要件定義、アーキテクチャ設計、HDLコーディング、シミュレーション、実装、実機テスト

※スキルによって担当工程は変わります。

【企業情報】

音響機器、無線機器等を取り扱っています。

■当社の魅力:

・安定した経営基盤 :1兆円規模パーソルグループ

・最先端×豊富な成長機会 :取引社数2500社／年間2万案件／大手メーカー就業比率85%／請負比率4割以上

・先端技術にチャレンジ可能 :官公庁の開発支援や大学、研究機関との共同研究案件(空飛ぶクルマ・ドローン・モビリティーワン・EVクレ

ーン車開発等)

・尖った技術力 :商用車メーカーの開発部門からスタート。現在自社開発拠点全国6拠点展開(=オフサイト請負開発拠点)

・安心感のある仕組み :キャリア面談を通じた配属プロセス・チーム配属によるフォロー体制有

・安心して働ける環境 :平均案件配属期間5〜6年、平均残業時間19.3h／有給取得率80.3%／産休育休取得率100%(男性育休実績有)

・多様な研修・教育プログラム :講師が話す670講座／一人学習260講座／各技術部・課内の勉強会500回

・実用性×個別性の高い支援制度:資格取得支援260資格 他

■必須要件

回路設計または電気設計のご経験をお持ちの方

高等学校卒業以上

想定年収:450万円〜750万円

月給:250,000円〜450,000円

月額(基本給):250,000円〜450,000円

※専門性向上により上記想定年収以上の給与テーブルもあり

■昇給:年1回(4月)

■賞与:年2回(6月、12月)

■年収例(残業代30時間分含)

30歳／500万、35歳／550万、40歳／630万、45歳／660万

就業時間:9:00〜18:00(所定労働時間:8時間0分)

休憩:60分(12:00〜13:00)

時間外労働:有

配属先に準じます。

完全週休2日制(土日祝)

年間有給休暇:1日〜20日(下限日数は、入社直後の日数となります)

育児休暇取得実績あり 育休後復帰率100%

・土日祝・フレックス休日(3日)

・年末年始休暇

・年次有給休暇(初年度は入社月により1〜10日を入社日に付与／翌年以降最大20日付与)

・慶弔休暇

・育児休暇※男性取得実績有

・介護休暇等

通勤手当:有 全額支給(上限10万円)

健康保険:有

厚生年金:有

雇用保険:有

労災保険:有

社会保険完備

寮社宅:有 単身寮(片道90分以上の方:当社規定による )

定年:60歳 継続雇用65歳まで

教育制度/資格補助:■入社後当社研修施設にて技術研修を実施(目安として1〜2か月間程度)

■配属後も各種勉強会や資格取得講座(TOEIC(R)、CAD利用技術者等)などを受講可能

■階層別研修の実施

■選考フロー:書類選考(履歴書・職務経歴書)→一次選考(採用担当面接・会社説明)→最終選考(役職者面接、オンライン

筆記試験)→内定→オファー面談(給与・福利厚生・業務内容等の説明)

※選考過程で適性検査、筆記試験を実施／選考はオンライン(ZOOMもしくはMicrosoft Teams等)で実施

※応募から内定まで最短2週間程度／土曜日、平日夜の選考も可能です。

※選考回数は状況により変動する場合があります。

面接回数: 2回

筆記試験: あり