【鎌倉市】人工衛星搭載向けデジタル系H／W電気設計◆三菱電機グループ◆年間休日124日◆

■業務概要

当社は、三菱電機100%出資のグループ最大級の設計会社です。三菱電機のパートナーとして、三菱電機グループの発展に貢献しています。

本求人では人工衛星に搭載されるデータ処理装置等のデジタル機器の電気設計を募集します。

■具体的には...

以下に主な業務の流れを示します。

1.デジタル回路設計

要求仕様を満たすよう、全体構成や部品接続系統・部品配置・FPGA仕様を決めていきます。事前にシミュレーションを行い構成が適切か確認を行い

ます。また、機構設計部門へのインプット資料を作成し、機構設計を含めた全体設計へのすり合わせを行っていきます。

2.FPGA設計

要求仕様やデジタル回路設計の内容に基づき、FPGA内部の機能・構成を検討し、RTL設計を行います。設計後はシミュレーションや論理合成・実装に

よる検証を実施し、タイミングや使用リソースを確認します。実機への書き込み後は動作確認やデバッグを行い、必要に応じて設計の見直しを実施し

ます。また、設計内容や検証結果を設計書等にまとめます。

3.基板設計依頼

基板パターンレイアウトを設計する部門へ依頼を出す内容です。依頼者として完成形をイメージしながら部品配置やパターン制約など注意事項を盛り

込んだ仕様書を作成します。依頼後はパターンレイアウトを確認しながら要求仕様を満たせるか、電磁適合性に影響しないか確認を行いながらパター

ンレイアウトを決めていきます。

4.図面作成、試験規格作成、製造現場対応

製造図面や試験規格等の製造現場向けの資料の作成を行い、製造後は現場でのトラブル発生時の対応を行います。

5.設計書作成、客先報告

要求仕様を満たすことのエビデンスとして、上記をまとめた設計書を作成します。またエンドユーザに直接報告する機会もあります。

三菱電機と業務を分担しながら、複数名で業務を行っています。最終的には一通りの業務を経験する必要がありますが、個人のスキルに応じた業務が

適宜割り当てられます。ご安心ください。

■使用言語、環境、ツール等

・回路設計:回路CAD、2D-CAD

・FPGA設計 言語:Verilog(VHDL)

・ツール:Microchip社:Libero(配置配線)、AMD社:Vivado(配置配線)、QuestaSim(論理解析)

電気、電子の知見をお持ちの上で、以下いずれかの業務経験をお持ちの方

・顧客折衝経験をお持ちの方

・他部門との調整経験をお持ちの方

・デジタル回路設計の経験

・FPGA設計の経験

・図面作成や現場対応など、製造現場に関する経験

高等専門学校卒業以上

想定年収:490万円〜990万円

月給:294,600円〜400,000円

月額(基本給):294,600円〜400,000円

※給与詳細は、経験、能力を考慮の上、当社規定により決定いたします。

■昇給:年1回(4月)

■賞与:年2回(6月・12月)

労働時間区分:フレックスタイム制(フルフレックス)

標準的な勤務時間帯:8:45〜17:15

休憩:45分

時間外労働:有

残業時間／月:平均20〜30時間

完全週休2日制(土日祝)

年間有給休暇:20日〜25日(下限日数は、入社直後の日数となります)

夏期／年末年始／出産／慶弔等特別休暇、有給休暇:20〜25日(入社時から付与。取得奨励の為、計画取得5日、パーソナル休

暇取得5日の制度有)

通勤手当:有

住宅手当:有

健康保険:有

厚生年金:有

雇用保険:有

労災保険:有

寮社宅:有 福利厚生その他欄に記載

退職金制度:有

定年:60歳

教育制度/資格補助:■社外資格取得制度

■選考フロー:

書類選考→適性検査+一次面接→内定

※面接は原則1回ですが、選考フローは変更となる場合があります

面接回数: 1回

筆記試験: あり