【東京∕国分寺市】半導体ロジック詳細設計‧検証◆仕様検討から検証環境構築、解析まで幅広く携わる◆

【大手企業と取引実績多数∕研修制度充実】

■業務概要

ロジック設計‧検証業務をご担当いただきます。

仕様検討から検証環境構築、解析まで幅広く携わり、培った経験を発揮できるポジションです。

■業務詳細

半導体‧電子機器関連製品の開発プロジェクトにおいて、ロジック設計および検証業務をご担当いただきます。

主な業務は、機能仕様に基づく詳細設計、機能詳細からの検証項目立案、検証環境の構築、検証実施および結果確認です。

また、検証結果の妥当性確認や不具合解析、報告書作成、技術レビューなど、設計から検証まで幅広い工程に携わっていただきます。

これまで培われたロジック開発経験を活かし、設計品質向上や課題解決に貢献していただくことを期待しています。プロジェクトメンバーや関連部門

との連携も多く、自ら主体的に業務を推進できる方が活躍できる環境です。

SystemVerilog、Verilog、VHDLを用いた開発経験を活かしながら、より高度な検証技術や設計品質向上に携わることができます。

設計‧検証両面のスキルを発揮し、技術者としてさらなる価値を高めたい方におすすめのポジションです。

■当社について

当社はIT‧機電‧ものづくり領域を中心に、国内最大級規模のエンジニア集団を擁する技術系人材サービス企業です。

■当社の魅力

‧安定した経営基盤と成長性

BREXAグループの一員として、全国規模‧大手企業との取引実績を持ち、長期的に安心して働ける環境を整えています。

‧幅広い技術分野に携われる環境

IT‧システム開発だけでなく、機電系、ロボティクス、医療、建設、プラント分野まで多様なプロジェクトがあり、キャリアの選択肢が豊富です。

‧ロジック開発における設計または検証の実務経験

‧SystemVerilog、Verilog、VHDLを用いた開発経験

‧フォーマル検証の経験

‧SVA(SystemVerilog Assertions)を用いた検証経験

高等学校卒業以上

想定年収:600万円〜820万円

月給:400,000円〜550,000円

月額(基本給):400,000円〜550,000円

※スキル経験年数を考慮し話し合いの上、決定します。

■賞与:年2回

■昇給:年1回(4月)

就業時間:9:00〜18:00(所定労働時間:8時間0分)

休憩:60分

時間外労働:有

※プロジェクト内容によって、変更可能性あり

完全週休2日制‧会社カレンダーによる

年間有給休暇:10日〜(下限日数は、入社半年経過後の日数となります)

※休日‧休暇は、プロジェクト‧配属先企業のカレンダーによる

◆特別休暇(慶弔その他)◆有給休暇(初年度10日)◆産前‧産後休暇◆育児休業‧子の育児目的休暇◆介護休業‧介護休暇

通勤手当:有 全額支給(車通勤の場合も含む)

住宅手当:有 転居が必要な場合のみ(家賃の半額∕上限月3万円)

家族手当:有 配偶者月13000円∕子1人につき月6000円

健康保険:有

厚生年金:有

雇用保険:有

労災保険:有

社会保険完備

寮社宅:有 社員寮、借上社宅制度あり※当社規定あり

定年:65歳

教育制度/資格補助:勉強会支援、実技研修、リーダー‧マネジメント研修、資格取得支援制度(受験費用負担、祝い金)、CAD

等各種研修

※入社後3日間当社実施の研修あり。それ以外にもeラーニングやアカデミー制度あり

■選考フロー:

書類選考→面接(1〜2回)→適性検査→内定

【新型コロナウイルスの対応について】

感染防止措置として、Web面接(オンライン面接実施)を実施しています。

前日‧当日でも体調が優れない場合は、遠慮なくご連絡ください。

面接回数: 2回

筆記試験: あり