【厚木】CIS評価環境の開発※福利厚生・研修充実◎／半導体製品のロジック設計へとキャリアアップ可

〜1Day選考(1日で選考完結!)／業界トップクラスの年収・福利厚生・研修制度／年収100万Upの入社実績多数／PJTの約90%が上流工程／研修費

用は年間13億円を投資(売上の8%)／離職率6.0%(メーカー平均約9.7%)〜

【時代に即した技術を身に着ける×自分の好きなモノづくりを突き詰める×自分に合ったキャリアを自分で選択できる×1人1人がプロのエンジニアを

して技術を高め続ける】

〜転職回数多い方でも歓迎／業界トップの平均年収600万越え／東証一部上場の業界圧倒的No.1／多くの業界に展開することで安定◎／研修費用は売

上の8%を投資／平均残業20時間程度／生涯プロエンジニア〜

■職務内容:

評価用基板の設計及び評価基板に載せるFPGAのRTL設計をご担当いただきます。

■業務の魅力:

評価用基板の設計から、製品に使われる基板設計へ、FPGAのRTLコーディングから半導体製品のロジック設計へとキャリアアップの可能性があります

。

■顧客例:

主要取引先TOP10(2022年3月期)デンソー/ソニーセミコンダクタソリューションズ/三菱重工業/パナソニック/ニコン/トヨタ自動車/日立ハイテク/S

UBARU/デンソーテン/テルモ(敬称略)

■生涯プロエンジニアとして:

エンジニアのキャリアを第一に考える企業です。エンジニアの年代別構成比率は40代以降が半数を超え、長く働くことが出来る環境が整っています。

一生エンジニアとして活躍するためには、絶えず時代に合わせた技術を身につけていく必要があり、当社では多様な知識を習得できる制度等を幅広く

用意しております。

■充実の研修体制:

会社主催の技術研修はもちろんのこと、エンジニア主催での勉強会も年間550回以上開催。エンジニアとしてプライドを持ち、スキルアップに向けて

常に技術力の鍛錬を行っています。

■福利厚生:

定年までの長い時間軸で、給与や将来について不安を感じることなく、仕事に集中できるように「待遇面」での支援も充実しております。また、たと

え案件のない待機の状態であったとしても、給与が下がることはなく安心して就業できます。

・RTL開発経験

・コミュケーション能力

・CIS設計／評価経験、デジタル回路設計、アナログ回路設計、基板設計、FPGA開発の経験

高等学校卒業以上

想定年収:560万円〜800万円

月給:271,500円

月額(基本給):270,000円

その他固定手当/月:1,500円

※能力・経験・年齢等を配慮の上、当社規定により決定します。

労働時間区分:フレックスタイム制

コアタイム:有 10:00〜15:00

標準的な勤務時間帯:9:00〜18:00

休憩:60分(12:00〜13:00)

時間外労働:有

全社平均残業:月19.78H ※2022年3月末時点

完全週休2日制(土日祝)

年間有給休暇:10日〜20日(下限日数は、入社半年経過後の日数となります)

夏期休暇、年末年始休暇、ゴールデンウィーク、有給休暇(半休制度あり※エンジニアの平均有給取得日数14日／年)、積立休

暇、慶弔休暇、育児・介護休業、リフレッシュ休暇

通勤手当:有 全額支給

住宅手当:有

家族手当:有 子ども手当:子1人13,300円

厚生年金基金:有

健康保険:有

厚生年金:有

雇用保険:有

労災保険:有

各種社会保険完備

寮社宅:有 福利厚生その他欄参照

退職金制度:有 退職金・退職年金制度

定年:60歳

教育制度/資格補助:【全国4ヶ所の研修施設にて実施(年間投資13億円)】

アドバンス研修(CATIA、Pro/E、I-DEASなどの先端技術)、公的資格取得支援(技術士、技能検定などの公的資格取得の支援)

、通信教育等

■選考フロー:

書類選考→一次面接→最終面接→内定

面接回数: 2回

筆記試験: なし