【東京／渋谷】RTL設計・検証業務◆40代50代活躍中

RTL設計・検証／Verilog・VHDL／SystemVerilog／FPGA評価／大手メーカー案件／定年65歳／キャリア継続支援／残業少なめ／技術志向歓迎／安定

成長企業

当社では、マネジメントではなく現場で開発に携わって頂く事で、長くエンジニアとしてのスキルを最大限活かして頂く事が可能です。

◆職務概要:

株式会社アウトソーシングテクノロジーの社員としてメーカー企業に常駐し、メーカー技術社員と当社社員と協力して業務致します。

◆職務詳細:

モバイル端末、カーエレクトロニクス、ネットワーク装置などのLSIからボード設計、プラットフォーム、組込みソフトウエア開発、評価まで一貫し

た技術を保有している企業内にて就業いただきます。

<業務内容>

RTL設計・検証業務をお任せいたします。

・詳細設計仕様書から検証項目を抽出し、検証項目書の作成

・検証環境の構築(新規・流用環境からの整備)

・検証の実施、カバレッジ情報の収集

・検証報告書の作成

・FPGAインプリメンテーションの実施とハード実機の評価業務

※ご経験スキルに応じて別案件の打診をさせていただく場合もございます。ご面接の際に志向性に合わせて様々お話しできればと思います。

◆使用ツール:

・verilog/VHDL

・C言語

・systemVerilog

◆エンジニアとしてのご活躍例

・大手メーカー様にて早期退職制度を活用された後入社、大手総合電機メーカー様の案件にてご活躍されている50代後半男性

・大手重工メーカーご出身、生涯エンジニアとしての道を選ぶためご入社いただいた40代後半男性

◆働く環境/当社の特徴:

・全社月平均残業時間:20時間程度

・年休:120日程度

・キャリアサポート制度充実:社内に専属のカウンセラーがおり、プロジェクト、働き方など相談できる環境がございます。

・定年:65歳となっており、その後も1年更新での契約社員としてご活躍いただけます。

・手厚い福利厚生:配属先への勤務に伴う引っ越し費用に関しては、会社が全額負担します。家賃補助の金額に関して、6万円(家賃+共益費)の物

件を上限として半分を支給いたします。他にも家族手当制度等がございます。

・Verilog/VHDLの検証経験をお持ちの方

・画像系・通信系のハードウェア知識をお持ちの方

・C言語を使用した実務経験をお持ちの方

・SystemVerilogを使用した実務経験をお持ちの方

高等学校卒業以上

想定年収:510万円〜630万円

月給:310,000円〜380,000円

月額(基本給):310,000円〜380,000円

※社会人経験、面接結果等を考慮の上決定します。

■昇給:年1回(4月)

■賞与:年2回(7月、12月)※過去実績2.6ヶ月

就業時間:9:00〜18:00(所定労働時間:8時間0分)

休憩:60分

時間外労働:有

残業:配属先によって多少前後しますが全社月平均では20時間程度になります。

完全週休2日制(土日祝)

年間有給休暇:10日〜20日(下限日数は、入社半年経過後の日数となります)

育児休暇取得実績あり

GW休暇、夏季休暇、年末年始休暇、産休休暇、育児休暇、介護休暇、慶弔休暇、有給休暇(入社半年後10日)※取得率9割

通勤手当:有 全額支給(車通勤の場合も含む)

住宅手当:有 転居が必要な場合のみ(家賃の半額／3万円上限)

家族手当:有 福利厚生その他欄に記載

健康保険:有

厚生年金:有

雇用保険:有

労災保険:有

寮社宅:有 社員寮、借上社宅制度あり※当社規定あり

退職金制度:無 確定拠出年金(401k)有り

定年:65歳

教育制度/資格補助:テクニカル・ビジネススキル、TOEIC(R)テスト等受験費用補助、資格取得支援制度、リーダー・マネジメン

ト研修、CAD等各種研修制度、実技研修・社内外研修制度、KENスクール・EGspace受講制度等

■選考フロー:

書類選考→面接(1〜2回)→内定

※面接後に適性検査があります。選考回数は変動となる場合があります。

面接回数: 1回

筆記試験: あり