【リモート可】FPGA設計◆夜勤無／受託開発メイン／年休125日／土日祝休／創業70周年超の安定企業

〜大手企業様からの受託設計開発多数／スキルアップ／安定企業で長期就業を叶えたい方へ!／福利厚生充実(住宅手当・家族族当など)〜

■業務概要

大手通信機器セットメーカーよりオーダーを受け、受託設計開発を行っている同社にて、FPGA構想検討・仕様構築から設計・実装・シミュレーショ

ン・実機デバッグまでの一連の業務をご担当いただきます。

■業務詳細

・構想検討

・使用構築

・設計、実装シミュレーション、実機デバック

■対応FPGA

INTEL、XILINX、LATTICE他

■対応言語

VHDL、Verilog

■使用ツール

Quartus、VIVADO、Modelsim、ALINT、Questa

■開発事例

・エネルギー計測端末

・エレベータ監視端末

・半導体製造装置向け制御盤

・車載開発向け遠隔監視端末

・エックス線装置用通信制御基板

・航空、船舶の管制に関わる表示制御基板 など

■組織構成

現在26名が在籍しております。

20代から50代まで幅広い年代の方がご活躍しております。

入社後は、他の技術者や営業担当者と一緒に案件を進めていただきます。

■働き方

平均残業20時間/月程度

夜間勤務無し

完全週休2日制

住宅手当・家族手当有り

■働く環境

現社長である坂本洋子氏が女性活躍推進担当であったこともあり、一般的な福利厚生に加え1時間単位の有給休暇、育児介護時短勤務等もございます

。また、2025年度からは家族のために利用出来るファミリー休暇が新設されました。

■今後のキャリア

マネジメントリーダーを目指していただくことも、専門職として技術を極めることも可能です。自身の志向に合わせたキャリアを選択することができ

ます。

■評価制度

会社として決まった指標があり、指標に基づいて上長に評価いただきます。

■当社について

YDKは2022年に創業70周年を迎えました。半導体や液晶・有機ELパネルなどの製造・検査装置など産業設備に関わる様々な製品を製造しています。ま

た、伝送通信装置、ネットワーク機器、IoT機器の設計開発も行っております。売上高135憶円の実績があり、国内の半導体製造装置企業様との取引が

多く、安定した受注がございます。(2025年3月期)

・VHDLまたはVerilog-HDLでの設計経験

・Altera、Xilinx等の設計経験

・HDLシミュレータの使用経験

高等学校卒業以上

想定年収:430万円〜530万円

月給:281,000円〜342,000円

月額(基本給):243,000円〜296,000円

※固定残業手当は月、20時間0分、38,000円〜46,000円を支給

超過した時間外労働の残業時間代は追加支給

※記載の年収はあくまで想定のため、ご経験等を鑑み、前後する可能性があります。経験・能力を考慮し、当社規定により決定

します。

※固定残業手当を含みます。

■昇給:年1回(4月)

■賞与:年2回(6月・12月)※過去実績年間4ヶ月分

労働時間区分:フレックスタイム制

コアタイム:有 10:35〜15:30

フレキシブルタイム:有 7:00〜10:35、15:30〜17:30

標準的な勤務時間帯:8:30〜17:30

休憩:60分

時間外労働:有

■残業時間:平均20H程度

完全週休2日制(土日祝)

年間有給休暇:10日〜20日(下限日数は、入社半年経過後の日数となります)

育児休暇取得実績あり

夏季休暇、年末年始休暇、特別休暇(慶弔)、産前産後休暇、育児・介護休業、裁判員休暇 他

通勤手当:有 補足事項なし

住宅手当:有 社内規定により、対象者に支給。

家族手当:有 社内規定により、対象者に支給。

厚生年金基金:無 補足事項なし

健康保険:有

厚生年金:有

雇用保険:有

労災保険:有

社会保険完備

寮社宅:有 独身寮(条件あり)

退職金制度:有

定年:60歳 再雇用あり(65歳まで)

教育制度/資格補助:公的資格取得奨励制度

■選考フロー:

【1】書類選考

【2】1次面接

【3】2次面接

【4】内定

面接回数: 2回

筆記試験: なし