【熊本】電気回路設計／ATE統括／FPGA開発(VHDL／Verilog)／年収1000万円超も可能

〜上流工程90%／プライム上場G／年間1040回のエンジニア主催技術勉強会で圧倒的成長環境／年休124日〜

■業務内容

・半導体テスト装置(ATE)のハードウェア設計・評価業務

・アナログ／デジタル回路の回路設計、シミュレーション、試作・評価

・FPGA・ASICとのインターフェース設計

・試験装置・計測器を用いた性能評価・信頼性試験

・海外開発チームとの協働(英語は読み書き中心)

■環境

・回路設計ツール:Cadence、OrCAD、Altium Designerなど

・解析・評価ツール:SPICE、MATLAB、LabVIEW、オシロスコープなど

・バージョン管理:Git、JIRA、Confluence

・使用言語(補助的):Python、C(評価自動化スクリプトなど)

■得られる経験

・グローバルプロジェクトにおけるコア技術リーダーとして活躍

・技術戦略立案・設計標準化など、開発全体をリードできるポジション

・開発品質と生産性の両立を担う「テラダインの中核人材」

<魅力>

◎エンジニアとしての市場価値向上が年収に直結する評価制度(年収1000万円越えの現役エンジニアも在籍)

◎年間1040回のエンジニア主催技術勉強会で圧倒的成長環境

◎業界や職種を超えたメイテックの仲間とつながり自主勉強会も含め技術力を研鑽可能

◎最先端の技術情報を知る担当営業とともに身に着けるべき技術や経験すべき業界を考え、キャリアを形成できる戦略的ローテーション制度

◎配属先メーカーの現場新入社員OJT・技術指導を担うほどの技術力への圧倒的信頼

◎技術単価平均5881円のハイレベルなPJTを担当可能

◎上流工程PJTが約90%

■主要取引先TOP10(2025年3月期)／敬称略

株式会社デンソー、三菱重工業株式会社、ソニーセミコンダクタソリューションズ株式会社、株式会社ニコン、株式会社日立ハイテク、本田技研工業

株式会社、株式会社デンソーテン、株式会社SUBARU、ヤマハ発動機株式会社、トヨタ自動車株式会社等取引先4,000社(グループ計)

・FPGA開発(VHDL／Verilog)やマイコン制御経験

※迷う方は一度ご応募ください。

・高速信号・ノイズ対策などの実務または研究経験

・測定器を用いたデバッグ・評価経験

・英語でのコミュニケーションスキル

想定年収:500万円〜900万円

月給:206,400円〜600,000円

月額(基本給):206,400円〜600,000円

※能力・経験・年齢を考慮のうえ、当社規程により優遇します。

就業時間:9:00〜18:00(所定労働時間:8時間0分)

休憩:60分(12:00〜13:00)

時間外労働:有

完全週休2日制(土日祝)

年間有給休暇:10日〜20日(下限日数は、入社半年経過後の日数となります)

ゴールデンウィーク、夏季休暇、年末年始 年次有給休暇、特別休暇、積立休暇、リフレッシュ休暇、育児休業、介護休業 他

通勤手当:有 全額支給

住宅手当:有 補足事項なし

家族手当:有 満18歳未満の子1人あたり13,300/月

厚生年金基金:有 補足事項なし

健康保険:有

厚生年金:有

雇用保険:有

労災保険:有

各種社会保険完備

寮社宅:有 単身20500円 配偶者35000円の負担で社宅

退職金制度:有 確定拠出年金または前払い(月給に上乗せて支給)

定年:60歳

教育制度/資格補助:全国4ヶ所の研修施設にて実施(年間投資13億円)

アドバンス研修(CATIA、Pro／E、I-DEASなどの先端技術)、公的資格取得支援(技術士、技能検定などの公的資格取得の支

援)、通信教育等

■選考フロー:

書類選考→1次面接→最終面接→内定

※場合によって選考フローが変更となる場合もあります。

※最終面接時、遠方の方には交通費が支給されます。

面接回数: 2回

筆記試験: あり