【府中】論理回路設計(FPGA)／東芝勤務・上流工程から携わる・年休131日・残業月10.5h

〜60代の正社員雇用実績あり!業績好調に伴う増員採用〜

【大手メーカー案件／FPGA設計を超上流から一貫して担当／働きやすい環境と成長支援が充実】

■業務概要

当社は大手メーカー向けにFPGA設計を中心とした論理回路設計業務を担当します。企画・要件定義から基本設計、詳細設計、評価、検査、運用・保

守まで一貫して携われるため、設計者として多様な経験を積むことができます。特に上流工程からの参画が可能であり、仕様打ち合わせや顧客との調

整、製品開発の全体像を把握しながら業務を遂行します。

■業務詳細

・顧客との仕様打ち合わせや要件定義、設計方針の策定

・VerilogまたはVHDLを用いた論理回路設計(FPGA開発)

・Xilinx(Vivado)、Intel(Quartus)、Lattice(Diamond)等各種FPGA設計・検証

・基本設計・詳細設計から評価、検査工程まで一貫対応

・高速通信や画像処理、SoC FPGA領域などの先進開発案件も担当可能

・ご経験やスキルに応じてPL、PMなどのマネジメント業務もチャレンジできます

・産業機械や鉄道、半導体分野など幅広い業界向け製品開発

・持ち帰り案件対応もあり

■扱うサービス

大手メーカー向け組込機器・制御機器・産業機械等、最先端領域のFPGA搭載製品の開発

■組織構成

東芝府中事業所では当社社員6名が常駐し、チームで連携しながら業務を推進しています。

■業務の魅力

上流から下流まで一気通貫で関われるため、エンジニアとして成長でき、PL/PM経験も積めます。

■教育体制

月1回営業との面談や定期的なフォローに加え、資格取得や各種研修制度も充実。技術書購入や研修費用も会社がサポートします。

■就業環境

完全週休2日制、年間休日128日、平均残業10.5時間、在宅勤務や時短勤務も導入し働きやすさを重視。

■想定されるキャリアパス

設計スペシャリストやPL/PM、上流工程へのチャレンジなど多彩なキャリア形成が可能です。

■企業の特徴/魅力

IoTやビッグデータ等の最新技術を積極導入し、大手企業のプロジェクトを多数受託。働きやすさと成長支援を両立する環境です。

VerilogまたはVHDL言語を使用した論理回路設計経験

Xilinx/Intel/LatticeいずれかのFPGAまたはCPLD開発経験

高速通信・画像処理等の設計経験

SoCFPGA開発経験

マネジメント経験

高等学校卒業以上

想定年収:600万円〜700万円

月給:428,500円〜500,000円

月額(基本給):321,900円〜375,600円

※固定残業手当は月、40時間0分、106,600円〜124,400円を支給

超過した時間外労働の残業時間代は追加支給

賞与実績:年2回。成果手当(毎月1〜2万円支給)あり。

就業時間:8:15〜17:00(所定労働時間:7時間45分)

休憩:60分

時間外労働:有

月平均残業時間10.5時間

完全週休2日制(土日祝)

年間有給休暇:17日〜22日(下限日数は、入社半年経過後の日数となります)

完全週休二日制、土日祝、夏季5日、年末年始8日(12/28〜1/4)

通勤手当:有 会社規定に基づき支給

健康保険:有

厚生年金:有

雇用保険:有

労災保険:有

定年:60歳 ※60代の正社員雇用実績あり ※雇用形態要相談

教育制度/資格補助:資格取得支援制度、研修支援制度、技術書購入支援制度あり

書類審査→面接2回

面接回数: 2回

筆記試験: なし