【千歳市】デジタルIC設計エンジニア◆充実した研修／800社以上と取引／エンジニア派遣大手

【働きやすさ◎／充実した研修で、継続的に先端技術が身につく／7000名以上のエンジニアを抱える国内最大級の技術集団／大手メーカーを中心に取

引社数は800社以上】

■概要:

◇2nmプロセスに対応した デジタルIC設計フローの構築・検証・最適化を担当します。

◇Cadence・Synopsys などのEDAベンダと連携しながらフローを作り込み、PPA評価・改善、顧客への導入支援まで一貫して関わるポジションです

。

■具体的には:

◇2nm対応のデジタルIC設計フロー(論理合成／配置配線／STA 等)の構築・検証

◇Cadence／Synopsysツール(Digital Full Flow)の設定・動作評価

テストチップ／リファレンスデザインを用いた PPA評価(Power、 Performance、Area)

◇PPA改善に向けたパラメータチューニング、スクリプト修正

設計フローパッケージの整備・顧客提供

◇フロー導入支援(セットアップ指導、運用サポート)

◇顧客設計課題の切り分け、共同デバッグ、改善提案

◇EDAベンダ／プロセス開発チーム／顧客設計部門との技術調整

■期待される役割:

◇解析結果(PPA)を踏まえた改善仮説立案

◇EDAベンダとの技術的ディスカッション

◇顧客課題に対する技術サポート

◇フロー品質とユーザビリティ向上への貢献

■テクノプログループについて:

◎アウトソーシング業界:2000社の中で売上・シェアトップクラス

◎国内最大級の人材規模:20,000人以上

◎豊富なお取引先:2,000社以上

■テクノプロ デザイン社について:

◎テクノプロは社内カンパニー制を取っており、中で4社に分かれております。

◎当カンパニーの取引先は全国の大手企業など、製造業を中心に800社以上ございます。

◎7,000名を超えるエンジニアが活躍する売上高・顧客数最大級のエンジニアリングソリューションを展開する企業となります。

■必須:

・デジタルIC設計、またはデジタル設計フロー構築・運用の実務経験

・Cadence または Synopsys のEDAツール使用経験

・論理合成／配置配線／STA いずれかの基礎知識

・数値評価(PPA)をもとに改善点を考察できる能力

■ 歓迎:

・先端ロジックプロセス(7nm以下)での設計・フロー構築経験

・テストチップやリファレンスデザインを用いたベンチマーク経験

・PPA最適化に関するパラメータチューニング、スクリプト改善経験

高等学校卒業以上

想定年収:500万円〜750万円

月給:316,000円〜473,000円

月額(基本給):316,000円〜473,000円

■能力・経験・年齢等を考慮の上、当社規程に従って決定致します。

■賞与:年2回

■別途決算賞与を支給する場合あり

【2024年季節賞与+決算賞与実績】

・2024年季節賞与 平均支給月数3.97ヶ月

・決算賞与 平均支給月数0.12ヶ月

・計4.09ヶ月

労働時間区分:フレックスタイム制

コアタイム:有 11:30〜14:00

標準的な勤務時間帯:9:00〜18:00

休憩:60分

時間外労働:有

■残業:月10〜20時間

週休2日制(土日祝)

年間有給休暇:10日〜20日(下限日数は、入社半年経過後の日数となります)

■年間休日122日、週休2日制(土日祝※年2回土曜出勤あり)

■有給休暇、夏季休暇、年末年始、特別休暇、入社時休暇、災害時休暇など

通勤手当:有 上限15万円まで支給

住宅手当:有

健康保険:有

厚生年金:有

雇用保険:有

労災保険:有

社会保険完備

寮社宅:有 福利厚生その他欄参照

退職金制度:有 企業型確定拠出年金制度

定年:60歳

教育制度/資格補助:社内外講習補助、勉強会講師料補助、通信教育補助、資格取得補助、図書購入補助、社外技術研修参加費、

自己啓発支援

■選考フロー:書類選考→面接(1回)→内定

※変動する可能性あり

面接回数: 1回

筆記試験: なし