【大塚】LSI設計エンジニア◆年休127日/技術者主体フォロー体制/自動車業界の設計開発特化

〜東証スタンダード上場/開発企画段階に強みを持つエンジニア企業/デザイン性の高い自動車部品の開発実績多数/在宅勤務、子育て支援などワークラ

イフバランス充実〜

LSI設計領域で培った経験を活かし、設計開発の中核として活躍いただくポジションです。論理設計やRTL設計に加え、ご経験に応じて仕様検討や技術

提案にも携わり、専門性を発揮しながらプロジェクト推進や後進育成にも貢献できます。

■業務内容

「設計・開発」に特化したモノづくり企業にて、LSI設計開発プロジェクトを担当します。

・LSIの論理設計、RTL設計(Verilog-HDL／SystemVerilog)

・仕様に基づく回路設計、設計検討

・顧客要求に応じた技術提案、設計支援

※担当工程はご経験や専門領域に応じて決定いたします。

【求める人物像】

■LSI設計領域で培った専門性を活かし、長期的に技術者として活躍したい方

■豊富な設計経験をもとに、技術提案や品質向上に貢献したい方

■自身の技術力を次世代エンジニアへ継承していきたい方

■プレイヤーとしてだけでなく、チームを支える役割にも関心がある方

■キャリアパス:

生涯エンジニアを続けたい社員にはスペシャリストの道(主席技術者、技術管理者等)、運営・経営へ転向したい社員はマネージャーの道(拠点長、部門

長)と将来のステップアップに選択肢を設け、社員の生活向上、安定を確保することを理念としています。

プロジェクトが決まらず待機することも少ないです。現契約終了後2週間以内に再配属が社内ルール。確実にスキルアップが可能です。

■技術者フォロー体制:

月1回のチームミーティング及び個別面談、また要望があれば別途面談を行い、エンジニアから気軽に質問、提案、相談できる環境を整えております

。ほとんどの営業担当、拠点責任者が技術者出身ですので同じ目線で話ができます。さらに、機会平等と評価の公平性を基本理念とした評価制度を採

用しており、実力に応じたご評価を受けられる環境が整っています。

■働き方:

顧客常駐、社内受託設計室、在宅勤務での就業となります。ライフステージに合わせ産休、育休、時短勤務の取得やリフレッシュ休暇、積立年休制度

等の活用でワークライフバランスを尊重しています。

・LSI設計経験

・RTL設計経験(Verilog-HDLまたはSystemVerilog)

・論理設計・論理検証の経験

・ASICまたはSoC設計経験

・FPGA設計経験

・EDAツール(Synopsys、Cadence等)の使用経験

・半導体メーカーまたはLSI設計会社での就業経験

・プロジェクトリーダー、設計リーダー、育成経験

高等学校卒業以上

想定年収:553万円〜643万円

月給:296,000円〜346,000円

月額(基本給):296,000円〜346,000円

昇給:年1回(4月)

賞与:年2回(6月、12月)

就業時間:8:30〜17:30(所定労働時間:8時間0分)

休憩:60分

時間外労働:有

取引先企業内で就業する場合は、取引先の就業時間に合わせます。

完全週休2日制(土日祝)

年間有給休暇:10日〜20日(下限日数は、入社半年経過後の日数となります)

育児休暇取得実績あり 育休後復帰率100%

有給休暇:入社6ヶ月経過後に10日付与

休日・休暇:完全週休2日制(土・日)、祝祭日、年末年始休暇、夏期休暇、リフレッシュ休暇

通勤手当:有 月額上限80,000円

住宅手当:有 補足事項なし

家族手当:有 子供手当あり

厚生年金基金:無 補足事項なし

健康保険:有

厚生年金:有

雇用保険:有

労災保険:有

社会保険完備

寮社宅:有 賃貸物件を借上げて貸与致します。※家賃の半額負担

退職金制度:有 補足事項なし

定年:65歳

教育制度/資格補助:■新卒研修、中途入社時研修(3D-CAD、座学、取引先向け研修等)

■フォローアップ研修(専門分野別研修)キャリア面談

■eラーニング、通信教育、資格取得補助、語学力向上支援制度 等

【選考フロー】

▼書類選考

▼1次面接及びWeb試験(適性)

▼最終面接

内定

※1次面接:営業担当あるいは管理職／2次面接:拠点責任者

面接回数: 2回

筆記試験: あり