【1回面接】【つくば】デジタル回路設計エンジニア(ベテラン)

〜1日で選考完結!／業界トップクラスの年収・福利厚生・研修制度／業界トップレベルの案件単価／年収100万UPでの入社実績多数／年収1000万ク

ラスのエンジニアも／PJTの約90%が上流工程／転職回数多い方でも歓迎／研修費用は年間13億円を投資(売上の8%)／離職率6.0%(メーカー平均

約9.7%)／多くの業界に展開することで安定◎／生涯プロエンジニア〜

【時代に即した技術を身に着ける×自分の好きなモノづくりを突き詰める×自分に合ったキャリアを自分で選択できる×1人1人がプロのエンジニアと

して技術を高め続ける】

■業務内容:

新製品および次世代製品の開発において、デジタル回路設計分野の中核として開発をリードしていただきます。

CPU基板、電源回路、制御回路を含む回路構成全体の設計方針策定から、要素技術の選定、設計レビュー、評価方針の決定まで幅広く関与します。

プロジェクト単位で他部門と連携しながら、製品性能・信頼性・量産性を高いレベルで成立させるための技術的判断を担います。

また、若手・中堅エンジニアへの技術指導やレビューを通じて、設計品質の底上げや組織全体の技術力向上にも貢献していただくことを期待していま

す。

■魅力ポイント:

ベテランポジションでは、長年培った回路設計の知見を活かし、製品開発の方向性そのものに影響を与える立場で活躍できます。新製品開発に継続的

に関われる環境の中で、世界市場を意識したモノづくりをリードできる点は、技術者として大きなやりがいとなります。

デジタル回路設計の豊富な実務経験

FPGA設計、論理回路設計の高度な知見

高等学校卒業以上

想定年収:700万円〜850万円

月給:500,000円〜550,000円

月額(基本給):500,000円〜550,000円

※能力・経験・年齢等を配慮の上、当社規定により決定します。

労働時間区分:フレックスタイム制

コアタイム:有 10:00〜15:00

標準的な勤務時間帯:9:00〜18:00

休憩:60分(12:00〜13:00)

時間外労働:有

全社平均残業時間:月20時間程度

完全週休2日制(土日祝)

年間有給休暇:10日〜20日(下限日数は、入社半年経過後の日数となります)

夏期休暇、年末年始休暇、ゴールデンウィーク、有給休暇(半休制度あり※エンジニアの平均有給取得日数14日／年)、積立休

暇、慶弔休暇、育児・介護休業、リフレッシュ休暇

通勤手当:有 全額支給

住宅手当:有

家族手当:有 子ども手当:子1人13,300円

厚生年金基金:有

健康保険:有

厚生年金:有

雇用保険:有

労災保険:有

各種社会保険完備

寮社宅:有 福利厚生その他欄参照

退職金制度:有 退職金・退職年金制度

定年:60歳

教育制度/資格補助:【全国4ヶ所の研修施設にて実施(年間投資13億円)】

アドバンス研修(CATIA、Pro/E、I-DEASなどの先端技術)、公的資格取得支援(技術士、技能検定などの公的資格取得の支援)

、通信教育等

■選考フロー:

書類選考→最終面接→内定

※ご経験やスキルによって面接回数が変動する可能性があります

面接回数: 1回

筆記試験: なし